特開平8-84027

(43)公開日 平成8年(1996)3月26日

(51) Int.CL ⁶		識別記号	庁内整理番号	FI	技術表示箇所
H03F	3/193		8839-5 J		
	3/24		8839-5 J		

審査請求 未請求 請求項の数4 OL (全 8 頁)


(21)出顧番号	特願平6-219122	(71) 出願人	000004226	
			日本電信電話株式会社	
(22)出願日	平成6年(1994)9月13日		東京都新宿区西新宿三丁目19番2号	
		(72)発明者	林等	
			東京都千代田区内幸町1丁目1番6号	Ħ
			本電信電話株式会社内	
		(72)発明者	中津川 征士	
			東京都千代田区内幸町1丁目1番6号	日
			本電信電話株式会社内	
		(72)発明者	村口 正弘	
			東京都千代田区内幸町1丁目1番6号	日
			本電信電話株式会社内	
		(74)代理人	弁理士 古谷 史旺	

(54) 【発明の名称】 低位相歪電力増幅器

(57)【要約】

【目的】 特別な付加回路を用いずにFET増幅器の入 力電力に対する位相変化が小さく、電力効率がよく、モ ノリシックIC化が容易で低コストな低位相歪電力増幅 器を実現する。

【構成】 増幅器として機能するソース接地FET (ド レイン接地FET) と、増幅作用のある逆位相歪発生器 として機能するドレイン接地FET(ソース接地FE T) とを組み合わせて構成する。



【特許請求の範囲】

1 【請求項1】 ソース接地FETを用いた増幅器の前段 にドレイン接地FETを用いた逆位相歪発生器を接続し たことを特徴とする低位相歪電力増幅器。

【請求項2】 ドレイン接地FETを用いた増幅器の前 段にソース接地FETを用いた逆位相歪発生器を接続し たことを特徴とする低位相歪電力増幅器。

【請求項3】 ソース接地FETを用いた増幅器の後段 にドレイン接地FETを用いた逆位相歪発生器を接続し たことを特徴とする低位相歪電力増幅器。

【請求項4】 ドレイン接地FETを用いた増幅器の後 段にソース接地FETを用いた逆位相歪発生器を接続し たことを特徴とする低位相歪電力増幅器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えば携帯電話機など の無線通信装置において、帯域制限されたディジタル信 号の変調波を低位相歪で高効率に増幅する低位相歪電力 増幅器に関する。

[0002]

【従来の技術】携帯電話機などに使用されている多値P SK変調ディジタル方式の無線通信装置では、送信用電 力増幅器の高出力・高効率化および低歪化が要求されて いる。無線通信装置の低歪化は、増幅器のA級動作によ り実現するのが簡単である。しかし、A級動作は、直流 入力からマイクロ波出力への変換効率が悪い。そこで、 高効率が要求される電池駆動の携帯電話機などではAB 級動作が主流になっている。

【0003】ところが、AB級動作のFET増幅器で は、入力電力に対する出力位相が大きく変化することが 30 【0008】本発明は、特別な付加回路を用いずにFE わかっている。このような増幅器で多値PSK変調波を 増幅すると出力信号スペクトラムが広がり、隣接チャネ ルへ妨害を与えてしまう。そこで、図8に示すように、 FETを用いた電力増幅器31の前段にプリディストー ション型の位相歪補償回路32を接続し、そこで逆方向 の位相を発生させて位相歪を打ち消す構成が考えられて いる(小倉、「Si-バイポーラトランジスタを用いた節 易型リニアライザ」、1993年電子情報通信学会春季大 会、No. C-73)。

【0004】この位相歪補償回路32は、レベル調整用 40 【0010】 アッテネータ33とSi バイポーラトランジスタを用い た逆位相歪発生器34により構成される。FETを用い た電力増幅器31は、入力電力の増加に伴って通過位相 が進む特性を有する。一方、Si バイボーラトランジス タを用いた逆位相歪発生器34は入力電力の増加に伴っ て通過位相が遅れる特性であり、FETを用いた電力増 幅器31で発生する位相歪と逆の位相歪をあらかじめ入 力信号に与えて注入することにより不要な位相歪を打ち 消す構成になっている。しかし、このような位相歪補償 回絡32はSiバイポーラトランジスタを用いているの

で、FETを用いた電力増幅器31とのモノリシック I C化が困難であった。

【0005】図9は、低位相歪化を図った従来の電力増 幅器の構成を示す(特開平5-152877号)。図に おいて、41は入力端子、42は出力端子、43はソー ス接地FET、44は入力整合回路、45は出力整合回 路、46はFETのゲートバイアス端子、47はFET のドレインバイアス端子、48は非線形抵抗である。

【0006】本構成は、ソース接地FET増幅器の利得 10 低下によるドレインコンダクタンスGd の増大により位 相が進み、ドレイン・ゲート間コンダクタンスGdgの増 大により位相が遅れることに着目したものである。すな わち、位相変化を打ち消すように端子電圧に応じて変化 する非線形抵抗48をドレイン・ゲート間に挿入するこ とにより、FET増幅器の位相変化を小さくする構成に なっている。しかし、このような電力増幅器では、非線 形抵抗48のような特別な制御素子を用いているので、 最適なGdgを作りだすための調整が困難であり、さらに それを能動的に制御するには特別な周辺回路が必要であ 20 った。

[0007]

【発明が解決しようとする課題】従来の電力増幅器にお いて、位相歪を抑えるためにA級動作で使用すれば電力 効率が悪くなる。また、AB級動作時の位相歪を補償す るために従来の位相歪補償回路を付加すれば、モノリシ ックIC化が困難なために装置コストが高くなる。ま た、非線形抵抗を用いた構成においても、ドレイン・ゲ 一ト間に負帰還がかかるので利得が小さくなり、高出力 ・高効率化が望めなかった。

T増幅器の入力電力に対する位相変化が小さく、電力効 率がよく、モノリシックIC化が容易で低コストな低位 相歪電力増幅器を提供することを目的とする。

[00009]

【課題を解決するための手段】本発明の低位相歪電力増 幅器は、増幅器として機能するソース接地FET(ドレ イン接地FET)と、増幅作用のある逆位相歪発生器と して機能するドレイン接地FET (ソース接地FET) とを組み合わせて構成する。

【作用】本発明では、増幅作用のあるドレイン接地FE T (ソース接地FET) を用いた逆位相歪発生器での位 相遅れ(位相進み)と、ソース接地FET(ドレイン接 地FET) を用いた増幅器での位相進み(位相遅れ)と を組み合わせることにより、電力増幅器全体の位相歪を 打ち消すことができる。

[0011]

【実施例】図1は、本発明の低位相歪電力増幅器の第1 実施例の構成を示す(請求項1)。

50 【0012】図において、11は入力端子、12は出力

端子、13はドレイン接地FET20を用いた逆位相歪 発生器、14はソース接地FET25を用いた増幅器で あり、逆位相歪発生器13と増幅器14が縦続に接続さ れる。21,26は入力整合回路、22,27は出力整 今回路、23、28はゲートバイアス端子、24、29 はドレインバイアス端子である。

【0013】なお、逆位相歪発生器13をソース接地F ETを用いた構成とし、増幅器14をドレイン接地FE Tを用いた構成としてもよい (請求項2)。以下、図2 ~図6を参照して本構成の動作原理について説明する。 【0014】図2は、ソース接地FET増幅器とドレイ ン接筆FFT増幅器のAB級動作時の入出力特性を示 す。矢印は1dB利得圧縮点を示す。一般に、ソース接地 FET増幅器では入力電力の増加に伴って利得が低下す るとともに、出力位相が進む方向に変化する。一方、ド レイン接地FET増幅器では入力電力の増加に伴って利 得が低下するとともに、出力位相が遅れる方向に変化す

【0015】ここで、ソース接地FET増幅器とドレイ ン接地FET増幅器で位相歪が逆になる要因を解析的に 説明する。図3は非線形FET等価回路を示す。非線形 素子としては、Gdg、Cgs、Ggs、Gd が考えられる。 大信号領域すなわち飽和領域に達した場合には、ドレイ ン・ゲート間でプレークダウン電流が流れ、ゲートのジ ョットキー接合において順方向リーク電流が流れるの で、GdgおよびGgsの増大により位相が変化する。一 方、位相変化が生じはじめる初期段階では、Gd および 10 Cgsの増大が特に位相特性に影響を及ぼす。

【0016】次に、Gd およびCgsの増大による位相変 化について、図4に示す簡略化した等価回路を用いて説 明する。図4(1) はソース接地FETの等価回路であ る。小信号解析を簡単にするために、大信号時にのみ影 響を与えるGdg, Cdg, Ggsを省略する。ここでは、入 出力インピーダンスを20とする。 [0017]

...(5)

【数1】 ...(1)

 $S_{z_1} = \frac{1 + (j\omega Cds + Gd + j\omega Cgs) Z_0 + j\omega Cgs(j\omega Cds + Gd) Z_0^2}{1 + (j\omega Cds + Gd + Gd) Z_0^2}$

(3)

 $= \frac{-2 g_n Z_v}{1 + G d Z_o - \omega^2 C g_S C d_S Z_b^2 + 1 \omega Z_o (C d_S + C g_S + G d C g_S Z_c)}$ ---(4)

【0018】となる。また、その位相は、 30 【数2】

 $\text{phase(S}_{21}) =_{\mathcal{R}} - tan^{-1} \ \left[\frac{\omega \, Z_{0}(Cds + Cgs + GdCgs \, Z_{0})}{1 + GdZ_{0} - \omega^{2}CgsCds \, Z_{0}^{2}} \right]$

【0020】となる。ここで、 【数3】

[0021]

[0019]

$$f(Gd) = \frac{\omega Z_0(Cds + Cgs + GdCgsZ_0)}{1 + GdZ_0 - \omega^2 CgsCdsZ_0^2} = \frac{CGd + D}{AGd + B} \qquad \cdots (8)$$

$$g(Cgs) = \frac{\omega Z_{a}(Cds + Cgs + GdCgs Z_{e})}{1 + GdZ_{a} - \omega^{2}CgsCds Z_{e}^{2}} = \frac{GCgs + H}{ECgs + F}$$
 ···(7)

【0022】とおくと、

【数4】

[0023]

$$AD - BC = \omega C ds Z_0^2 (1 + \omega^2 C g s^2 Z_0^2)$$
 ...(8)

$$EH-FG=-\omega Z_0 \{(1+GdZ_0)^2+\omega^2 Cds^2 Z_0^2\}$$
 ...(9)

$$AD-BC>0 \iff \frac{\partial f(Gd)}{\partial Gd} < 0 \iff \frac{\partial phase(S_{1})}{\partial Gd} > 0 \quad \cdots (10)$$

 $EH-FG<0 \iff \frac{\partial f(Cg_3)}{\partial Cg_3} > 0 \iff \frac{\partial phase(S_{21})}{\partial Cg_3} < 0 \quad \cdots (11)$

【0024】が成り立つ。よって、ソース接地FETの

Gd の増加に応じて位相が進む Cosの増加に応じて位相が遅れる

...(12)

...(13) ---(14)

---(15)

...(16)

ないと考えられるCdsを省略する。

5

ことがわかる。

【0025】次に、ドレイン接地FETについて説明す る。図4(2) はドレイン接地FETの等価回路である。

さらに、解析を簡単にするために、入出力間に直列に入

[0026] 【数 5 】 $i_1=j\omega Cgs(v_1-v_2)$

 $i_1+i_2=-g_m(v_1-v_2)+Gdv_3$

 $S_{z:} = \frac{2(g_{z}+j\omega Cgs)Z_{0}}{1+(g_{z}+Gd+2j\omega Cgs)Z_{0}+j\omega CgsGdZ_{0}^{2}}$

 $S_{z_1} = \frac{2(g_m + j\omega Cgs) Z_0}{1 + (g_m + Gd) Z_0 + j\omega Cgs Z_0 (2 + Gd Z_0)}$

【0027】となる。また、その位相は、

[0028]

nhase(Sa.)

 $= \tan^{-1} \left[\frac{\omega \operatorname{Cgs}(1 - \operatorname{g}_{n} Z_{1}) (1 + \operatorname{Gd} Z_{1})}{\operatorname{Gd} Z_{0}(\operatorname{g}_{n} + \omega^{2} \operatorname{Cgs}^{2} Z_{0}) + 2\omega^{2} \operatorname{Cgs}^{2} Z_{0} + \operatorname{g}_{n} (1 + \operatorname{g}_{n} Z_{1})} \right]$

【0029】となる。ここで、

【数7】

【数6】

[0030]

 $f(Gd) = \frac{1 + GdZ_0}{GdZ_0(g_n + \omega^2 Cgs^2Z_0) + 2\omega^2 Cgs^2Z_0 + g_n(1 + g_nZ_0)}$...(17)

 $g(Cgs) = \frac{Cgs}{(GdZ_1 + 2)\omega^2 Cgs^2 Z_2 + g_{-}(GdZ_2 + 1 + g_{-}Z_2)}$...(18)

【0031】とおくと、

【数8】

[0032]

 $AD-BC=-Z_0^2(\omega^2Cgs^2+g_m^2)<0 \iff \frac{-\partial f(Gd)}{\partial Gd}>0$...(19)

 $1 - g_n Z_0 \stackrel{\geq}{\leq} 0 \iff \frac{\partial \operatorname{phase}(S_{21})}{\partial \operatorname{Gd}} \stackrel{\geq}{\leq} 0$...(20)

【0033】が成り立つ。また、

【数9】

【数10】

[0034]

 $\frac{\partial g(Cgs)}{\partial Cgs} = \frac{F(1-ECgs^2/F)}{(ECgs^2+F)^2}$...(21)

【0035】であるので、1-gmZ0<0のとき、

[0036]

 $1 - E Cgs^2 / F = 1 - \frac{(GdZ_0 + 2) \omega^2 Cgs^2 Z_0}{g_{\pi}(GdZ_0 + 1 + g_{\pi}Z_0)}$

 $> 1 - \omega^2 Cgs^2 Z_e^2 = (1 + \omega Cgs Z_0) (1 - \omega Cgs Z_0)$...(22)

【0037】となる。ここで、f = 1.9GHz、Cgs= 1.1pF、Z₀=50Ωのときに、

 $1 - \omega C gs Z_0 = 1 - 2\pi \times 1.9 \times 10^9 \times 1.1 \times 10^{-12} \times 50 =$ 50 0.4 > 0

7

となるので、 [0038]

...(23)

(5)

【数11】

【0039】が成り立つ。よって、ドレイン接地FET の場合には、1-gmZo<0のとき、

Gdの増加に応じて位相が遅れる

Cgsの増加に応じて位相が遅れる ことがわかる。

とドレイン接地FETで位相の進み遅れが逆になる主な 要因であることがわかる。図5は、ソース接地FETと ドレイン接地FETのゲート電圧Vgsに対する位相特性 を示す。バイアス点を飽和電流値Idssの1/2から1/ 10まで変化させ、1 dB利得圧縮点での位相を比較してい る。ソース接地FETでは、Idss/4付近で位相変化が 小さく、Idss/10付近に近くなると位相が大きく進む。 一方、ドレイン接地FETでは、Idss/2付近で位相が 遅れ、Idss/10付近に近くなると位相変化が小さくな る。したがって、ソース接地FETでは動作点をIdss/ 20 ることができる。 4付近に設定し、ドレイン接地FETでは動作点をIdss /10付近に設定すると位相歪を低減できる。すなわち、 単体での位相特性の改善には、ソース接地FETでは動 作点をIdss/4付近に設定し、ドレイン接地FETでは

【0041】このように、ソース接地FETとドレイン 接地FETの位相変化は互いに逆特性になるので、ドレ イン接地FETとソース接地FETを縦続に接続し、動 作点を適切に設定すれば、図6に示すように互いの位相 歪を補償することができる。

動作点をIdss/10付近に設定すればよい。

【0042】なお、図6は、前段にドレイン接地FET を用いた逆位相歪発生器を配置し、後段にソース接地F ETを用いた増幅器を配置した構成の位相変化-入力電 力特性を示し、APは前段ドレイン接地FETの利得分 による位相変化のずれを示す。

【0043】したがって、図1に示す構成のように、ド レイン接地FETを用いた逆位相歪発生器13とソース 接地FETを用いた増幅器14を組み合わせ、各段ごと の動作点を最適化することにより、電力増幅器全体で位 相歪を補償することができる。この構成では、ともに増 40 成を示す図。 幅作用のあるFETを組み合わせているので、電力効率 が高くかつモノリシックIC化が容易である。なお、ド レイン接地FETおよびソース接地FETを3段以上の 多段構成としても、同様に低位相歪電力増幅器を実現す ることができる。

【0044】図7は、本発明の低位相歪電力増幅器の第 2実施例の構成を示す(請求項3)。図において、11 は入力端子、12は出力端子、13はドレイン接地FE T20を用いた逆位相歪発生器、14はソース接地FE T25を用いた増幅器であり、増幅器14と逆位相歪発 50 【図7】本発明の低位相歪電力増幅器の第2実施例の標

生器13が縦続に接続される。

【0045】 たお、増幅器14をドレイン接地FETを 用いた構成とし、逆位相歪発生器13をソース接地FE Tを用いた構成としてもよい (請求項4)。本実施例の 構成においても、第1実施例と同様に、ソース接地FE 【0040】以上のことから、Gd がソース接地FET 10 Tとドレイン接地FETの位相変化は互いに逆特性にな る。 したがって、ソース接地FETを用いた増幅器とド レイン接触FETを用いた逆位相歪発生器を縦続に接続 し、動作点を適切に設定することにより互いの位相歪を 補償することができる。すなわち、電力増幅器全体で位 相歪を補償することができる。この構成では、ともに増 幅作用のあるFETを組み合わせているので、電力効率 が高くかつモノリシックIC化が容易である。なお、ソ ース接地FETおよびドレイン接地FETを3段以上の 多段構成としても、同様に低位相歪電力増幅器を実現す

> 【0046】なお、以上示した回路構成は、飽和領域で 動作する電力増幅器だけでなく、大きな位相変化が問題 となる振幅制限回路などにも適用可能である。

【発明の効果】以上説明したように、本発明の低位相歪 電力増幅器は、ソース接地FETとドレイン接地FET とを組み合わせることにより、増幅器全体の位相歪を打 ち消して低位相歪化を実現することができる。これによ り、多値PSK変調波の増幅時に出力端子におけるスペ 30 クトラムの広がりを小さくでき、隣接チャネルに及ぼす 影響を小さくすることができる。

【0048】また、各FETを同一基板上に作製するこ とができるので、電力増幅器全体のモノリシックIC化 が極めて容易になり、コストを低減することができる。 また、位相歪を抑えることで増幅器のバックオフを小さ くして飽和領域付近での動作が可能となり、使用時の電 力効率を高めることができる。

【図面の簡単な説明】

【図1】本発明の低位相歪電力増幅器の第1実施例の構

【図2】ソース接地FET増幅器とドレイン接地FET 増幅器の入出力特性を示す図。

【図3】非線形FET等価回路を示す図。

【図4】ソース接地FETおよびドレイン接地FETの 等価回路を示す図。

【図5】ソース接地FETとドレイン接地FETのゲー ト電圧Vgsに対する位相特性を示す図。

【図6】前段ドレイン接地FET、後段ソース接地FE T構成の位相変化-入力電力特性を示す図。

10

成を示す図。 【図8】低歪化を図った従来の電力増幅器の構成を示す

図。 【図 9】低歪化を図った従来の電力増幅器の構成を示す

【符号の説明】

1 1 入力端子 1 2 出力端子

13 逆位相歪発生器

14 增幅器

20 ドレイン接地FET 21,26 入力整合回路

21,20 八万至古回昭 22,27 出力整合回路

23,28 ゲートバイアス端子

24、29 ドレインバイアス端子

25 ソース接地FET

31 電力増幅器

3 2 位相歪補償回路 3 3 レベル調整用アッテネータ

33 レベル調整用ア

34 逆位相歪発生器

42 出力端子

4.2 田刀曜士 4.3 ソース接地FET

10 4.4 入力整合回路

4.5 出力整合回路


46 ゲートバイアス端子

47 ドレインバイアス端子


48 非線形抵抗

【図1】


本発明の低位相歪電力増幅器の第1実




[図2]



[図3]





【図9】

表歪化を図った従来の電力環境計

